Codasip正式发布用于RISC-V处理器核心的FPGA评估平台

德国慕尼黑 - 2021年4月28日 - 处理器设计解决方案和RISC-V处理器IP的领先供应商Codasip宣布，正式推出两款新的PFGA(Field Programmable Gate Array/现场可编程门阵列)评估平台，用于加速对Codasip RISC-V IP的全面评估。该平台旨在针对基于赛灵思 Xilinx Artix 7 和 Kintex-7 系列FPGA的Digilent开发板评估。

Codasip评估平台包含选定的RISC-V处理器IP核和一个包含外设和AMBA总线互连的子系统。测试平台层则包括一个时钟发生器和用于内部存储器的RAMs块数，并可以使用一些FPGA外设功能如闪存等。除此之外，客户还将收到一个Vivado设计套件和FPGA板的位图文件。这些平台包括SDK、CodeSpace IDE、软件实例和入门指南以及关于如何使用外设的教程等。

Codasip公司首席技术官Zdeněk Přikryl博士说："新的平台将大大简化基于赛灵思Xilinx FPGA的Codasip嵌入式核心和应用核心的评估，使客户能够在几分钟内就可以开始使用"。他补充说："我们的目标是从简单的嵌入式内核到多核应用处理器系统的范围内提供最为舒适有效的评估体验"。

基于AHB 高级高性能总线（Advanced High Performance Bus）的Codasip嵌入式评估平台适用于低功率高性能的嵌入式核心，如Codasip L30、L50、H50和H50X系列。它可以用于评估带有裸机软件或RTOS实时操作（如FreeRTOS）的系统。而位图文件旨在针对具有成本效益的Digilent Nexys A7教学板。

应用处理器评估平台，使用AHB或AXI（ Advanced eXtensible Interface）总线协议，旨在支持使用A70X等应用处理器的单核或多核系统。该平台配有嵌入式Linux的闪存图像和介绍Linux和用户应用程序编译的详细文件。对于简单的单核A70X，可以选择Digilent Nexys A7教学板。而对于多核系统，则需要更复杂的Digilent Nexys Video（MP1或MP2）视频模件和Digilent Genesys 2（MP4）教学板的支持。

关于Codasip

Codasip提供领先的RISC-V IP处理器和高级处理器设计工具，为IC设计人员提供RISC-V开源架构ISA的所有优势，以及定制处理器IP的独特能力。作为RISC-V基金会的创始成员和LLVM(低级虚拟机)和基于GNU（革奴计划）的处理器解决方案的长期供应商，Codasip致力于嵌入式和应用处理器的开放标准。Codasip成立于2014年，总部位于德国慕尼黑，目前在欧洲和中国设有办事处，在全球设有销售代表。