用 28HPC+/HPC 工艺技术的 USB 3.2/ PCIe 3.1/SATA 3.2 Combo PHY IP 核接口，将您的高密度数据处理能力提升到全新高度

2022 年 7 月 7日 - 全球独立的半导体 IP 核供应商和技术专业公司 – T2M^IP 很高兴地宣布，其合作伙伴的USB 3.2/ PCIe 3.1/ SATA 3.2 Combo PHY IP与相匹配的组合控制器 IP 核的授权已经过28HPC+/HPC 工艺节点的硅验证，并已投入批量生产。

该 Combo PHY 包括符合 USB 3.2（向后兼容高速和全速）的通用串行总线 (USB)、符合 PCIe 3.1 基本规范并支持 PIPE v4.4 接口规格的外围元件互连网 (PCIe) 以及符合 SATA 3.2 规范的串行 ATA (SATA)。该 Combo PHY 可以根据客户的要求在 USB 模式、PCIe 模式或 SATA 模式下运行。这是一种非常可靠且值得信赖的产品，还能通过低成本的内置自检 (BIST) 和模拟/数字接口的近/远端环回发挥强大的测试功能。

凭借其可配置的低功耗模式设置，该 PHY 能广泛适用于各种场景。由于支持额外的嵌入式低抖动 PLL 控制、参考时钟控制和嵌入式电源门控，因此其功耗更低。该 USB 3.2/PCIe 3.1/SATA 3.2 Combo PHY IP 核符合 UTMI 1.05 和 PIPE 4.4 规范。该 USB 3.2 Combo PHY IP 核还能够支持双物理通道宽度和 32 位并行接口。该 Combo PHY IP 核支持 5.0 GT/s 和 10.0 Gt/s (USB)；2.5 GT/s、5.0 GT/s 和8.0 Gt/s (PCIe)；1.5 GT/s、3.0 GT/s 和 6.0 Gt/s (SATA) 的数据传输速率。

该 USB 3.2/PCIe 3.1/SATA 3.2 Combo 控制器 IP 核具有良好的可控性，并能与 PHY 轻松集成。该控制器具有支持同步多输入传输、PTM 实施和批量流的特点，允许通过 PHY 进行高密度数据处理。其还具备一个可配置的 PIPE 接口：可按要求用作 8、16、32 位接口

USB 3.2/PCIe 3.1/SATA 3.2 Combo PHY IP 核与相匹配的控制器 IP 核可独立提供，也可作为完全验证和集成的解决方案预先集成。该 IP 核已被用于半导体行业的智能电视、机顶盒、电脑内存、数据存储、多媒体设备、手机电子和其他全球消费电子产品。

除了 28HPC+ 工艺节点的 USB 3.2/PCIe 3.1/SATA 3.2 Combo PHY IP 核，T2M 广泛的硅接口 IP 核组合包括其他版本的 USB、PCIe、串行 ATA、HDMI、显示端口、MIPI、DDR、1G 以太网、SerDes、SD/eMMC 和更多带有匹配 PHY 的控制器，可在主要工厂的工艺几何尺寸小至 7 纳米。这些产品还可以根据要求被移植到其他晶圆代工厂和前沿制程节点。

可用性：这些半导体接口 IP 核可立即获得许可，既可独立使用，也可与预集成的控制器和 PHY 一起使用。如需了解更多关于许可选件和价格的信息，请发送请求/邮件至

关于 T2M：T2M^IP是一家全球性独立半导体技术专业公司，可提供复杂的半导体 IP 核、软件、KGD 和颠覆性技术，帮助您加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星 SoC。如需更多信息，请访问：www.t-2-m.com