聯華電子與Cadence共同開發3D-IC混合鍵合(hybrid-bonding)參考流程

2023å¹´2月1æ—¥ -- 聯華電子與全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)於今(1)日共同宣布以Cadence Integrity™ 3D-IC平台為核心的3D-IC參考流程，已通過聯電晶片堆疊技術認證，助力產業加快上市時間。

聯電的混合鍵合解決方案已準備就緒，可整合廣泛、跨製程的技術，支援邊緣人工智慧(AI)、影像處理和無線通訊等終端應用的開發。雙方此次在晶圓對晶圓堆疊技術上的合作，採用聯電40奈米低功耗(40LP)製程，以Cadence Integrity 3D-IC平台驗證了該設計流程中的關鍵3D-IC功能，包括系統規劃和智能凸塊(bump)的創建。Cadence的Integrity 3D-IC平台為業界首創的全面3D-IC解決方案，可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。

聯電元件技術開發及設計支援副總經理鄭子銘表示：「過去一年，我們的客戶在不犧牲設計面積或增加成本的情況下，尋求設計效能的提升方法，讓業界對3D-IC解決方案的興趣大為提升。成本效益和設計可靠度的提升是聯電混合鍵合技術的兩大主軸，同時也是此次與Cadence合作所創造的成果與優勢，未來將可讓共同客戶享受3D設計架構所帶來的優勢，同時大幅減省設計整合所需時間。」

Cadence數位與簽核事業群研發副總裁Don Chan表示：「隨著物聯網、人工智慧和5G應用的設計複雜性不斷增加，晶圓對晶圓堆疊技術的自動化對晶片設計工程師來說日益重要。Cadence 3D-IC設計流程及Integrity 3D-IC平台已經最佳化，結合聯電的混合鍵合技術，為客戶提供全面的設計、驗證和實現解決方案，讓客戶能自信地創建和驗證創新的3D-IC設計，同時加快上市時間。」

此參考流程以Cadence Integrity 3D-IC平台為核心，建立在高容量、多技術分層的資料庫上。該平台可針對完整3D設計專案，將設計規劃、實現和系統分析，統整在一個管理平台中。在設計初期，即可針對3D堆疊中的多個小晶片一併進行熱完整性、功耗和靜態時序設計和分析。參考流程還支持系統層級、針對連接精確度的佈局驗證(LVS)檢查、針對覆蓋占比和對齊度檢查的電氣規則檢查(ERC)，以及針對3D堆疊晶片設計結構中熱分佈的熱分析。

除了Integrity 3D-IC平台，Cadence 3D-IC流程還包括Innovus™å¯¦ç¾ç³»çµ±ã€Quantus™èƒå–解決方案、Tempus™æ™‚序簽核解決方案、Pegasus™é©—證系統、Voltus™ IC電源完整性解決方案，以及用於系統分析的Celsius™ç†±æ±‚解器。欲了解更多訊息，請見 www.cadence.com/go/integrityflowpr .

關於聯華電子

聯華電子(紐約證交所代碼：UMC，台灣證交所代碼：2303)為全球半導體晶圓專工業界的領導者，提供高品質的晶圓製造服務，專注於邏輯及特殊技術，為跨越電子行業的各項主要應用產品生產晶片。聯電完整的製程技術及製造解決方案包括邏輯/混合信號、嵌入式高壓解決方案、嵌入式非揮發性記憶體、RFSOI及BCD。聯電大部分的十二吋和八吋晶圓廠及研發中心位於台灣，另有數座晶圓廠位在亞洲其他地區。聯電現共有十二座晶圓廠，總月產能達85萬片八吋約當晶圓，且全部皆符合汽車業的IATF 16949品質認證。聯電總部位於台灣新竹，另在中國、美國、歐洲、日本、韓國及新加坡設有服務據點，目前全球約有20,000名員工。詳細資訊，請參閱聯華電子官網：https://www.umc.com

關於益華科技Cadence

Cadence在運算軟體領域擁有超過30年的經驗，是當今電子設計的領導者。公司以智慧系統設計(Intelligent System Design)為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence已連續七年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence資訊，請見cadence.com.