Cadence與聯電攜手合作開發22ULP與ULL 製程認證

加速先進消費、5G 和汽車應用設計

聯華電子今 (13日) 宣布Cadence優化的數位全流程已獲得聯華電子22 奈米超低功耗 (ULP) 與 22 奈米超低漏電 (ULL) 製程技術認證，以加速消費、5G 和汽車應用設計。該流程結合了用於超低功耗設計的領先設計實現和簽核技術，協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tapeout) 流程。如需了解更多 Cadence 數位先進製程解決方案的訊息，請參考: www.cadence.com/go/advnd22.

Cadence 數位全流程已針對聯電的 22ULP與ULL 製程技術進行優化，流程包括 Innovus™ 設計實現系統、Genus™ 合成解決方案、Liberate™ 元件庫特徵化解決方案、Quantus™ 寄生效應萃取解決方案、Tempus™ 時序簽核解決方案與物理驗證系統 (PVSå’ŒLPA)。此支援 22ULP與ULL 設計的一些流程的關鍵功能如下：

• 頂尖的設計實現和優化引擎：從 RTL 到 GDSII 完全整合的引擎，讓使用者能夠實現功耗、效能和面積 (PPA) 目標並縮短上市時間。
• 最佳簽核收斂：Cadence 提供唯一具有完全整合的佈局繞線、時序簽核、物理驗證和 IR 壓降/電源簽核功能的數位流程，以最少的迭代提供無與倫比的最終設計收斂，協助及時交付先進製程產品。
• 低功耗標準元件庫開發和特徵化：聯電採用以 Cadence Liberate元件庫特徵化解決方案套件為基礎的廣泛數位全流程方案，取代了既有的元件庫特徵化工具，實現先進時序和功耗分析、優化和簽核流程。

聯電矽智財研發暨設計支援處處長陳元輝表示：「聯電的 22ULP與ULL 平台非常適合各種半導體應用，包括對功率或漏電敏感的消費類晶片，及需要更長電池壽命的可穿戴產品。藉由與 Cadence 合作，客戶可使用我們最新的製程技術和 Cadence 強大的數位全流程，能夠滿足嚴格的設計要求並實現設計和生產力目標。」

Cadence數位與簽核產品管理處長 Kam Kittrell 提到：「透過我們與聯電的最新合作，我們的共同客戶可以採用經過聯電認證的數位參考流程以及聯電的 22ULP與ULL 低功耗技術，即可立即開始設計工作。該認證使聯電客戶能夠利用最先進的低功耗工具組合進行設計合成、佈局繞線和簽核，使客戶能夠充滿信心地設計創新應用。」

Cadence 數位全流程為客戶提供了設計收斂和更佳的可預測性的快速途徑，並支持公司的智慧系統設計策略，實現先進製程節點系統單晶片的卓越設計。

關於聯華電子

聯華電子(紐約證交所代碼：UMC，台灣證交所代碼：2303)為全球半導體晶圓專工業界的領導者，提供高品質的晶圓製造服務，專注於邏輯及特殊技術，為跨越電子行業的各項主要應用產品生產晶片。聯電完整的製程技術及製造解決方案包括邏輯/混合信號、嵌入式高壓解決方案、嵌入式非揮發性記憶體、RFSOI及BCD。聯電大部分的十二吋和八吋晶圓廠及研發中心位於台灣，另有數座晶圓廠位在亞洲其他地區。聯電現共有十二座晶圓廠，月產能總計約80萬片八吋約當晶圓，且全部皆符合汽車業的IATF-16949品質認證。聯電總部位於台灣新竹，另在中國、美國、歐洲、日本、韓國及新加坡設有服務據點，目前全球約有19,500名員工。詳細資訊，請參閱聯華電子官網: https://www.umc.com

關於Cadence

Cadence在運算軟體領域擁有超過30年的經驗，已為當今電子設計的領導者。公司以智慧系統設計 (Intelligent System Design) 為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence 已連續七年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence 資訊，請見 cadence.com.