台积电与 Cadence 合作提供 AI 驱动的先进节点设计流程、硅验证 IP 和 3D-IC 解决方案
ä¸å½ä¸æµ·ï¼2024 å¹´ 9 æ 27 楖–楷ç»çµåï¼ç¾å½ Cadence å ¬å¸ï¼NASDAQï¼CDNSï¼è¿æ¥å®£å¸é对 AI 驱å¨çå è¿èç¹å 3D-IC è®¾è®¡ï¼æ£ä¸å°ç§¯çµï¼TSMCï¼åä½ï¼ä»¥æé«ç产åï¼ä¼åäº§åæ§è½ã 人工æºè½åºç¨çè¿ éæ®åï¼å¯¹è½å¤å¤ç巍鿰æ®å计ç®çå è¿ç¡ è§£å³æ¹æ¡æåºäºåææªæçéæ±ãä¸ºäºæ»¡è¶³è¿äºä¸æå级çéæ±ï¼ä¸çæ£å¨æ¨å¨å è¿èç¹ç¡ çå 3D-IC ææ¯çåå±ãTSMC å Cadence ç«å¨è¿åºåé©çæåæ²¿ï¼æºæèµè½å®¢æ·ï¼å¨æé«æ§è½çåæ¶å 快产åä¸å¸ã
Cadence ä¸çåè¶çæ°ååå®å¶è®¾è®¡æµç¨å·²éè¿ TSMC 认è¯ï¼å¯ç¨äºå ¶ææ°ç N3 å N2P å·¥èºææ¯ä¸çå®ç°åç¾æ ¸ãå°ç§¯çµå Cadence å°å»¶ç»é¿æè®¾è®¡ææ¯ååä¼å ï¼DTCOï¼ åä½ä¼ä¼´ä¼ ç»ï¼å ±åä¼å A16 çåèãæ§è½åé¢ç§¯ï¼PPAï¼ï¼å¢å EDA åè½ï¼ä»¥å®ç°èé¢å¸çº¿çå è¿ææ¯ã
åæ¶ï¼Cadence åå°ç§¯çµè¿å¨åä½å¼å Cadence.AI 项ç®ï¼å©å AI 驱å¨çä¸ä¸ä»£æ°å忍¡æè®¾è®¡èªå¨åææ¯ä¸æè¿æ¥ï¼æä¾ä¸ççæ³çç产ååç»æè´¨éãCadence.AI æ¯ä¸ä¸ªè¯çå°ç³»ç»ç AI å¹³å°ï¼æ¶µç设计åéªè¯çå个æ¹é¢ãå°ç§¯çµä¸ Cadence çåä½ä¸»è¦éä¸å¨ä¸ä¸ªé¢åï¼
- Cadence ® Cerebrus™ Intelligent Chip Explorer å° AI ç¨äºæ°åè®¾è®¡ï¼æ¨å¨å®ç°æ´ä¼ PPAã
- Cadence Joint Enterprise Data and AIï¼JedAIï¼Platform 使ç¨çæå¼ AI è¿è¡è®¾è®¡è°è¯ååæï¼æå©äº PPA åæã
- Cadence Virtuoso ® Studio æ¯æå°ä¹åçå®å¶å模æè®¾è®¡è¿ç§»å°ç°ä»£èç¹ï¼æ§è¡çµè·¯ä¼ååé«ç²¾åº¦èç¹å¡æ´åæã
Cadence Integrity™ 3D-IC 平尿¯ä¸æ¬¾çæ³çç³»ç»çº§æ¢ç´¢è§£å³æ¹æ¡ï¼ä¸ç«å¼æä¾å°è£ ãæ¨¡æåæ°åå®ç°ï¼è®©é«æç 3D-IC 设计æä¸ºå¯è½ãéè¿æ¯æææææ°ç 3Dblox åè½åç»æï¼ä¸ºåæ°å¼è¾äºæ°çæºä¼ãä¸ºäºæ¯æ TSMC 3DFabric™ ææ¯ä¸çè¶ é«å¯åº¦äºèï¼TSMC å Cadence éååä½ï¼ä¸ºè£¸çå°è£¸çå裸çå°åºæ¿è¿æ¥å¼åäºæ°ä¸ä»£é«å®¹éåºæ¿å¸çº¿å·¥å ·ã
å¤ç©çåºåæåä¼åæ¯ 3D-IC ææ¯å徿åçå ³é®ãé¤äºçµæ°/çåæä¹å¤ï¼TSMC å Cadence åä½ä¸º TSMC 3DFabric æä¾ç¿æ²/åºååæï¼Cadence ç Celsius™ Studio ç¿æ²/åºååæä»¿çç»æå·²ç»è¿å®é 项ç®éªè¯ãCadence Integrity 3D-IC å¹³å°è¿å¯åæç/çµå对åè/åé/ STA çå½±åï¼å¹¶éè¿äº TSMC 3DFabric éªè¯ã
AI å·¥åçæ°æ®éåºå¤§ï¼å æ¤éè¦æ´å¤äºè¿åæ´å¹¿æ³çåçèå´ãCadence æä¾å ¨é¢çå ³é® IP 产åç»åï¼ç¨äºå¨å°è¯çï¼chipletï¼ä¹é´åæ°æ®ä¸å¿ä¹é´é«æå°ç§»å¨æ°æ®ï¼å æ¬Universal Chiplet Interconnect Express™ï¼UCIe™ï¼1.0ãPCI Express ® ï¼PCIe ® ï¼6.0ï¼ä»¥åå ¨çé¦ä¸ªç»è¿ç¡ éªè¯çæ¯æ TSMC N3 ç GDDR7ï¼è¿è¡éç为 32Gbpsï¼ï¼ä¸ºæ°æ®ä¸å¿åç½ç»è¾¹ç¼ç AI æ¥å£æä¾æå ·ææ¬æççæ§è½ã为äºåºå¯¹ AI è¯çä¹é´æ¥çå¢é¿çéä¿¡ææï¼Cadence ç¡ å åè®¾è®¡è§£å³æ¹æ¡æ¯æ TSMC çç´§ååéç¨å å弿ï¼COUPEï¼ã
TSMC å Cadence æ£å¨ä¸é¢å è½¦ä¼æºæåä½ãç°å¦ä»ï¼æ±½è½¦è®¾è®¡ä¸ççµåå ä»¶è¶æ¥è¶å¤ï¼é对å½ååæªæ¥å¶ç¨èç¹ï¼å¦ TSMC N5A åä¹åç N3Aï¼ç IP å¼åå徿´å éè¦ã
TSMC å Cadence è¿åä½å±ç¤ºäºé对 TSMC çå è¿å¶ç¨èç¹ãäºç«¯è¿è¡ä¸å ·ææé«ç²¾å度å坿©å±æ§çè¯çè®¾è®¡å ¨æµç¨ãéè¿æ¤æ¬¡åä½ï¼åæ¹å®¢æ·å¯éç¨ Cadence çåç§äºè§£å³æ¹æ¡æ¥ç¼©ç设计è¿åº¦ã
"TSMC å Cadence é¿æä»¥æ¥ä¸ç´ä¿æçææçåä½å ³ç³»ï¼å¸®å©å ¨ç客æ·å°ç¡ 设计å为ç°å®ï¼" Cadence èµæ·±å¯æ»è£å ¼æ°åä¸ç¾æ ¸äºä¸é¨æ»ç»ç Chin-Chi Teng 表示 ï¼"æä»¬å°æºæéè¿ AI 驱å¨ç EDA è½¯ä»¶é¢ è¦ç¡ è®¾è®¡çæªæ¥ï¼ä¸º TSMC çææ°å·¥èºææ¯æä¾æ¯æãæä»¬æ£å¨è¿è¡çåä½é¡¹ç®èç¦é¢åæ°ä¸ä»£ææ¯çåæ°è§£å³æ¹æ¡ï¼å¦ TSMC ç A16 å 3Dblox ææ¯ï¼ä¸º AI å·¥åçæªæ¥éºå¹³éè·¯ã"
"éè¿ä¸ Cadence çåä½ï¼æä»¬å·²æåé对 TSMC ç N2 å·¥èºå®ç°äº AI ä¼åç设计æµç¨ï¼æ¨å¨ 3D-IC è®¾è®¡ä¸æè¿æ¥ï¼" TSMC çæç³»ç»åèç管çé¨é¨è´è´£äºº Dan Kochpatcharin 表示 ï¼"è¿æ å¿çæ°ååå®å¶è§£å³æ¹æ¡å®ç°äºä¸æ¬¡éè¦çé£è·ï¼ä¸ºé©±å¨ AI åºç¡è®¾æ½çææ¯åæ°æä¾äºå åçæ¡ä»¶ã"
Cadence
Cadence æ¯çµåç³»ç»è®¾è®¡é¢åçå ³é®é¢å¯¼è ï¼æ¥æè¶ è¿ 30 å¹´ç计ç®è½¯ä»¶ä¸ä¸ç§¯ç´¯ãåºäºå ¬å¸çæºè½ç³»ç»è®¾è®¡æç¥ï¼Cadence è´åäºæä¾è½¯ä»¶ã硬件å IP 产åï¼å©åçµå设计æ¦å¿µæä¸ºç°å®ãCadence ç客æ·éå¸å ¨çï¼ç为æå ·åæ°è½åçä¼ä¸ï¼ä»ä»¬åè¶ å¤§è§æ¨¡è®¡ç®ã5G éè®¯ãæ±½è½¦ãç§»å¨è®¾å¤ãèªç©ºãæ¶è´¹çµåãå·¥ä¸åå»ççæå ·æ´»åçåºç¨å¸åºäº¤ä»ä»è¯çãçµè·¯æ¿å°å®æ´ç³»ç»çåè¶çµå产åãCadence å·²è¿ç»åå¹´ååç¾å½è´¢å¯æå¿è¯éç 100 å®¶æéåå·¥ä½çå ¬å¸ãå¦éäºè§£æ´å¤ä¿¡æ¯ï¼è¯·è®¿é®å ¬å¸ç½ç« www.cadence.com ã
Related Semiconductor IP
- ORAN IP core
- MIPI D-PHY RX+ (Receiver) IP
- MIPI D-PHY TX+ (Transmitter)
- LVDS Deserializer IP
- LVDS Serializer IP
Related News
- Cadence 携手合作 Arm,支持下一代Arm移动设计的成功。
- Cadence 与TSMC和Microsoft扩大合作,以加速云端千兆级设计的时序签核
- Cadence 射频集成电路解决方案支持TSMC N6RF 设计参考流程
- Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证