芯来科技发布高速接口控制器IP系列
2025-08-20 -- 在当今多核异构、高带宽数据处理的SoC设计中,高速接口IP已成为连接计算核心、存储子系统、外设设备与网络世界的性能命脉。无论是人工智能计算、数据中心加速、汽车电子还是智能终端,系统对更快的数据传输速度、更低的延迟、更强的协议兼容性的需求正持续攀升。
为了满足新一代SoC在高速互联方面的需求,芯来科技正式推出覆盖多种协议与应用场景的高速接口控制器IP产品系列。该系列IP以高性能、低延迟、强兼容性和高度可配置为核心特征,能够灵活适配从嵌入式平台到高性能计算的不同需求,为SoC设计提供稳定、高效且可扩展的高速互联方案。
芯来高速接口控制器IP产品系列包括USB 2.0控制器、千兆以太网MAC(GMAC)、DDR4/LPDDR4控制器以及PCIe 4.0控制器等。
USB Ctrl
USB 2.0控制器兼容USB 2.0规范,当作为主机或外设时支持高速、全速或低速传输。它是面向即插即用(OTG)通信的双角色控制器,支持会话请求协议(SRP)和主机协商协议(HNP)。
GMAC(接口IP)
以太网模块包含10/100/1000Mbps以太网MAC(媒体访问控制器),采用DMA优化数据帧的发送与接收性能,支持GMII/RGMII/MII/RMII物理层(PHY)通讯的标准接口,实现以太网数据帧的发送与接收。以太网模块遵守IEEE 802.3-2002标准和IEEE 1588-2008标准。
DDR4/LPDDR4控制器
芯来DDR控制器(XDC)支持以下SDRAM类型:DDR4和LPDDR4。在主机端,XDC支持最多16个AMBA4 AXI接口;配置寄存器通过APB接口进行编程;在DFI端,XDC支持与兼容DFI4.0的PHY集成。
PCIe 4.0 Ctrl
PCIe 4.0 Ctrl是一个高性能PCIE4.0控制器,它可以支持PCIE 1.0/2.0/3.0/4.0 协议,且支持速度是2.5G/5G/8G/16G。 XPC支持双模式 (ROOT 模式 或 端点模式)。 XPC’s接口与PHY是PIPE 4.0接口且XPC’s接口与应用层是AXI4.0接口,且它也有一个APB总线用于寄存器访问。通道数量是可配置的,它可以支持X1、X2、X4通道。
高速接口是芯片内部算力与外部世界交互的桥梁,直接决定了系统的带宽上限、响应速度与扩展能力。芯来科技此次推出的高速接口控制器IP,不仅为客户提供了端到端的互联解决方案,也与我们的RISC-V处理器、总线互联、外设IP形成了完整的系统级IP生态,帮助客户显著缩短SoC开发周期、降低集成风险,并实现最佳的性能功耗平衡。
芯来科技将不断优化IP的性能与可集成性,为智能计算、云边协同、车载计算等关键场景提供坚实的互联基础,加速产业向更高带宽、更低延迟、更强互操作性的方向演进。
Related Semiconductor IP
- Flexible Pixel Processor Video IP
- xSPI + eMMC Combo PHY IP
- NavIC LDPC Decoder
- Complex Digital Up Converter
- Bluetooth Low Energy 6.0 Digital IP
Related News
- 28HPC+ 和 40LL 工艺验证的 可用于具有匹配控制器 IP 核的高速串行接口JESD204B Tx & Rx SerDes IP 核 (12.5Gbps & 16Gbps), 可立即授权!!
- 智原推出HiSpeedKitTM-HS平台提供高速接口IP系统验证
- Rambus在GLOBALFOUNDRIES FX-14 ASIC平台上为数据中心和企业提供高速SerDes接口解决方案
- DFI集团发布高速存储控制器和PHY接口的DFI 5.0规范的初始版本