智原推出DDR/LPDDR通用物理层IP解决方案 适用于联电22ULP与14FFC工艺

台湾 新竹 -- 2025年7月22日 -- ASIC设计服务暨IP研发领导厂商智原科技（Faraday Technology Corporation）今日宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP，适用于联电（UMC）22ULP与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案，协助ASIC客户提升开发效率与产品成本竞争力。

智原的DDR/LPDDR物理层IP解决方案，已广泛应用在多项SoC设计案中，已通过硅验证及单芯片系统整合验证，其高度稳定性与兼容性完全符合JEDEC规范，可确保与内存芯片间资传输效能，同时也优化了功耗表现。22ULP PHY支持低至0.8V的操作电压，特别适用在行动装置、5G与物联网等功耗敏感的应用。14nm物理层支持DDR5/LPDDR5，提供高达6400Mbps的传输速率，并内建参数调整机制、阻抗匹配校正与DFE等功能，确保讯号传输的质量与稳定性。

智原科技营运长林世钦表示：「随着SoC设计日益复杂，市场对高效能与低功耗的内存解决方案需求不断提升。智原提供涵盖控制电路、物理层及子系统整合服务的完整DDR/LPDDR IP解决方案，协助客户加速设计时程、降低开发风险，并以高质量且可靠的内存子系统，满足先进应用的设计需求。」

关于智原科技

智原科技（ Faraday Technology Corporation, TWSE: 3035 ）以提供造福人类、支持永续发展的芯片为使命，持续发展完整的ASIC解决方案，包含3D先进封装、Neoverse CSS设计、FPGA-Go-ASIC与芯片实体设计服务。同时，智原拥有丰富的IP产品，涵盖I/O、Cell Library 、 Memory Compiler 、 ARM -compliant CPUs 、 LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100/Giga Ethernet、SATA3/2、PCIe Gen4/3、可编程高速SerDes，及 PCIe Gen4/3 等数百个外设讯号 IP。更多信息，请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。