Cadence与TSMC共同推进5nm和7nm+ 工艺移动及HPC设计创新

中国上海 -- 02 May 2018 -- 楷登电子（美国Cadence公司，NASDAQ: CDNS）今日宣布将继续与TSMC合作，共同推进5nm å’Œ 7nm+ FinFET工艺下面向移动和高性能计算（HPC）平台 的设计创新。Cadence^® 数字，签核及定制/模拟工具已经通过 TSMC 5nm及7nm+ 制程的最新设计规则手册（DRM）和SPICE认证。基于进一步优化功耗，性能，及面积（PPA）目标，相应的制程设计套件（PDK）现已可供下载，。

如需了解Cadence全流程数字及签核高阶节点解决方案的详细内容，请参阅www.cadence.com/go/tsmc5and7nm+dands。如需了解Cadence定制/模拟高阶节点解决方案的详细内容，请参阅www.cadence.com/go/tsmc5and7nm+canda。

5nm 及 7nm 数字和签核工具认证

Cadence 提供从设计实现到最终签核的完整集成数字设计流程，皆已通过TSMC 5nmå’Œ7nm+工艺认证。Cadence的完整流程包括 Innovus^™ 设计实现系统，Quantus^™ 抽取解决方案,Tempus^™ 时序签核解决方案，Voltus^™ IC 电源完整性解决方案，Voltus-Fi 定制电源完整性解决方案，物理验证系统（PVS），以及版图依赖效应（LDE）电气分析器。

Cadence数字和签核工具的各项针对7nm 工艺的功能现已支持 5nm 和 7nm+ 制程，主要功能包括贯穿设计流程的金属切割处理， 通孔支柱与时钟网络支持，以及总线布线和电迁移（EM）缓解。上述功能可以帮助客户成功设计移动及HPC系统，实现更优化的功耗、性能、和面积（PPA） 目标，并减少迭代，达成成本和性能目标。

同时，面向5nm和7nm+工艺的关键层及相应的全新设计规则，Cadence已经交付对增强版EUV的支持。这些面向 5nm和7nm+工艺的增强功能包括：单元接脚支持，自热效应（SHE）及散热支持。

专门针对5nm工艺，Cadence数字与签核工具提供了超高电阻支持，新设计规则的路由合规，以及对包括金属-绝缘体-金属电容器（MIMCAP）三层建模，额外电阻层建模以及其他

中心线端层（MEOL）功能在内的提取支持。

5nm 及 7nm+ 定制/模拟工具认证

经过认证的定制/模拟工具包括Spectre^®å¹¶è¡ŒåŠ é€Ÿä»¿çœŸå™¨ï¼ˆAPS），Spectre 快速仿真器（XPS），Spectre RF，Spectre 电路仿真器，以及包括Virtuoso 原理图编辑器,，Virtuoso 版图套件，Virtuoso 电气感知版图套件，和Virtuoso 模拟设计环境在内的 Virtuoso^® 产品套件。

采用Virtuoso先进节点平台的最新功能和设计方法学，客户可以实现定制物理设计吞吐量与传统的非结构化设计方法的双重优化。相较于 16nm和7nm，5nm工艺催生了全新需求，客户可以利用 Virtuoso和 Spectre 保持同等工作周期，且不会耗费过多精力。Virtuoso及Spectre解决方案可以为客户提供混合信号功能验证，良率优化，可靠性分析及基于模版的 FinFET阵列，内置避免密度梯度效应（DGE），辅助/全自动基于单元的定制布线，自动色彩感知布线，设计实时寄生、EM、IR分析等一系列特性。

Cadence 为 TSMC 5nm和7nm+工艺提供了多项定制/模拟的增强功能。例如，Cadence引入了加速定制布线和布局方法，帮助客户提高生产力，满足功耗，多重曝光，密 度及 电迁移 需求。此外，Cadence 还引入了全局的栅格点对齐，非对称色彩支持，电源和地布线的电压规则支持，增强的基于保护环及冗余插入的位单元。针对 5nm 工艺，Cadence专门采用了全新的 5nm 约束支持，包括端到端/minSide间隔，区域内不准放置过孔（via keepout）及内包/外包面积规则。

5nm 和 7nm 特征化工具流程

Virtuoso Liberate^™ 库特征化解决方案和Virtuoso Variety^™ 统计库特征化解决方案已经经过验证，可以交付包括高阶时序，噪音和功耗模型的精确Liberty单元库。上述解决方案采用创新的方法对Liberty 变化格式（LVF）模型进行库例化，针对超低电压应用工艺变化签核，并创建EM模型，助力信号EM优化和签核。

“过去数年，Cadence在数字签核及定制/模拟工具套件领域奠定了毋庸置疑的广泛领导力，通过工具优化和性能提升不断推动业界采纳高阶节 点，”Cadence公司全球副总裁兼数字与签核事业部总经理Chin-Chi Teng博士表示。“我们与TSMC合作，不断拓展合作愿景，交付新工具和设计流程，支持 5nm 及 7nm+工艺技术。Cadence最近通过了 TSMC的最新认证，我们将更积极的与采纳最高阶工艺节点的客户展开合作。

“采用全新设计规则和 PDK，我们最具竞争力的客户正在最先进的工艺技术平台上积极设计复杂SoC产品，”TSMC设计基础设施市场事业部高级主管 Suk Lee 表示。“与 Cadence继续保持紧密合作，我们完成了其工具和流程在 5nm及7nm+ 节点的认证。这将帮助我们的客户高速实现更激进的设计目标。”

关于楷登电子Cadence

Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。 Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。了解更多，请访问公司网站 www.cadence.com。