Cadence获TSMC 5nm与7nm+ FinFET工艺认证,促进移动与HPC设计创新
中国上海, 08 Oct 2018 -- 楷登电子(美国Cadence公司,NASDAQ:CDNS)今日宣布,将继续与TSMC合作, 认证TSMC 5nm 和 7nm+ FinFET 制程技术设计解决方案在移动及高性能计算(HPC)设计领域的应用。作为合作内容之一,Cadence®数 字,签核与定制/模拟工具获得TSMC 5nm和7nm+工艺最新DRM(设计规则手册)和SPICE认证,相关制程设计套件(PDK)现已开放下载。7nm+项目的客户已将Cadence设计 实现、签核与定制/模拟工具用于生产;5nm项目的早期客户也正在推进多个设计项目。
如需了解Cadence全流程数字与签核高阶节点解决方案的详细内容,请访问www.cadence.com/go/tsmc5and7nmdandsoip。如需了解Cadence定制/模拟高阶节点解决方案的详细内容,请访问 www.cadence.com/go/tsmc5and7nmcandaoip。
5nm与7nm+ 数字签核工具认证
Cadence拥有完整集成的数字设计实现与签核工具流程,并已经获得TSMC最新5nm和7nm+制程认证。获得7nm+工艺认证的Cadence全流程工具包括Innovus™ 设计实现系统、Quantus™ 寄生提取解决方案、Tempus™ 时序签核解决方案、Voltus™ IC电源完整性解决方案、Voltus-Fi定制电源完整性解决方案和物理验证系统(PVS)。获得5nm工艺认证的Cadence工具包括 Innovus设计实现系统、Quantus提取解决方案、Tempus时序签核解决方案、VoltusIC电源完整性解决方案和Voltus-Fi定制 电源完整性解决方案。
专为TSMC 5nm与7nm+工艺优化的Cadence数字与签核工具可以为关键层和相关设计规则提供EUV支持,帮助客户在先进工艺节点达成功耗、性能和面积(PPA)目标。针对5nm与7nm+工艺的最新优化内容包括:使用Genus™ 综合解决方案实现通孔支柱感知综合和正馈引导,以及用于单元库元件电迁移(EM)控制和EM预算统计支持的插脚访问控制布线方法。
5nm与7nm+定制/模拟工具认证
面向最新版TSMC 5nm与7nm+工艺的Cadence认证定制/模拟工具包括Spectre® 加速并行仿真器(APS)、Spectre 扩展分块仿真器(XPS)、Spectre RF Option与Spectre电路仿真器、以及Virtuoso® 定制IC设计平台,后者由Virtuoso电路图编辑器、Virtuoso版图套件、Virtuoso ADE产品套件和Virtuoso集成物理验证系统组成。针对7nm+工艺的认证工具还包括LDE电气分析工具。双方正在密切开展5nm工艺的合作。
面向TSMC先进节点工艺,Cadence不断增强Virtuoso先进节点平台的设计方法与性能,帮助Virtuoso和Spectre工具的客户获得比传统非结构化设计方法更强大的物理设计生产力。
Virtuoso先进节点平台支持5nm和7nm+设计所需的各项功能,包括混合信号功能性验证、可靠性分析和加速定制布局与布线方法,帮助客户在 提升生产力的同时满足功耗、多重曝光、密度和EM要求。此外,Cadence为5nm工艺增加了专属功能,包括端到端约束支持、dummy插入和高级 MIMCAP支持。
5nm和7nm+库特性分析工具流程
除了通过TSMC 5nm和7nm+工艺技术认证的工具,Liberate™ 库建模系列工具和Liberate Variety™ 统计库建模解决方案也获得TSMC认证,提供包括先进时序、噪声与功耗模型在内的精准Liberty库。上述创新解决方案创建Liberty变化格式(LVF)模型,使得在低压应用下能对工艺变化进行准确的签核,还能创建用于信号EM优化和签核的EM模型。
“我们的5nm工艺已经相当成熟,一些早期客户已经开始设计相关项目;我们的7nm+ 技术也已被成熟客户广泛用于生产,”TSMC设计基础架构市场部高级总监Suk Lee表示。“与Cadence开展密切合作,我们向客户提供最新技术和Cadence的认证工具与流程,助其实现创新。”
“我们将与TSMC继续开展密切合作,向共同客户提供面向先进节点设计的最新技术,推动5nm和7nm+ FinFET技术的发展,” Cadence公司资深副总裁兼数字签核事业部总经理Chin-Chi Teng表示。“我们不断优化数字签核与定制/模拟工具的研发流程,提高性能,帮助各领域客户在紧凑的时间内打造创新、可靠的终端产品。”
关于楷登电子Cadence
Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。 Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。了解更多,请访问公司网站 www.cadence.com。
Related Semiconductor IP
- AES GCM IP Core
- High Speed Ethernet Quad 10G to 100G PCS
- High Speed Ethernet Gen-2 Quad 100G PCS IP
- High Speed Ethernet 4/2/1-Lane 100G PCS
- High Speed Ethernet 2/4/8-Lane 200G/400G PCS
Related News
- Cadence数字和定制/模拟设计流程成功通过最新TSMC N2 认证
- TSMC认证Synopsys IC Compiler II适合10-nm FinFET生产,并开始7-nm工艺的初步设计
- GLOBALFOUNDRIES提供业界技术领先的高性能的7nm FinFET工艺
- Synopsys与台积电合作开发基于7nm FinFET工艺的接口及基础IP