Cadence推出基于Xcelium逻辑仿真的优化机器学习,回归速度提升高达5倍
核心引擎性能增强通过减少仿真周期以及匹配随机测试套件的覆盖范围来加快验证吞吐量
加利福尼亚州圣何塞,2020年8月12日-- Cadence设计系统公司(NASDAQ:CDNS)宣布了Cadence ® Xcelium TM逻辑模拟器已经增强了机器学习技术(ML),称为Xcelium ML,提高验证吞吐量。使用新的机器学习技术和核心计算软件,Xcelium ML可使随机回归中的验证关闭速度提高多达5倍。
使用计算软件和直接连接到仿真内核的专有机器学习技术,Xcelium ML可以在整个仿真回归过程中迭代学习。它分析隐藏在验证环境中的模式,并指导Xcelium随机内核进行后续回归运行,以减少仿真周期来实现匹配覆盖率。
Cadence的Xcelium Logic Simulator为SystemVerilog,VHDL,混合信号,低功耗和x传播提供了一流的核心引擎性能。它支持单核和多核仿真,增量和并行构建,以及通过动态测试重新加载进行保存/重新启动。Xcelium Logic Simulator已被大多数顶级半导体公司以及超大规模,汽车和消费电子领域的大多数顶级公司部署。
Kioxia Corporation设计技术创新部高级经理Kazunari Horikawa表示:“ Kioxia有效地将Xcelium仿真用于我们的各种设计中,并满足了我们不断增长的验证需求。“有了新的Xcelium ML,我们的完全随机回归运行时间缩短了4倍,可以达到原始功能的99%,并计划在生产设计中使用该技术,以缩短Kioxia业务的上市时间。 ”
“ Xcelium ML是一项强大的技术,并且是我们必须利用机器学习进行验证的巨大机会的一个很好的例子,” Cadence公司公司副总裁兼系统与验证小组总经理Paul Cunningham说。“逻辑仿真仍然是数字验证的主力军,我们在Xcelium ML等基本性能优化方面进行了大量投资,以使用我们的流程为客户提供最高的验证吞吐量。”
Xcelium ML是Cadence验证套件的一部分,并支持该公司的Intelligent System Design TM策略,从而实现了广泛的智能和更快的设计完成速度。有关Xcelium ML的更多信息,请访问http://www.cadence.com/go/XceliumML。
Related Semiconductor IP
- AES GCM IP Core
- High Speed Ethernet Quad 10G to 100G PCS
- High Speed Ethernet Gen-2 Quad 100G PCS IP
- High Speed Ethernet 4/2/1-Lane 100G PCS
- High Speed Ethernet 2/4/8-Lane 200G/400G PCS
Related News
- Vidatronic使用Cadence Spectre X Simulator实现了高达10倍的提速
- 格芯与Cadence将机器学习功能内嵌至格芯最先进FinFET DFM签核
- Cadence推出全新Spectre FX Simulator仿真器,可提供高达 3 倍的性能提升和卓越的精确度
- Samsung Foundry 利用 Spectre FX Simulator 在大规模模拟和混合信号IP上实现两倍的生产力提升