Synopsys的DesignWare STAR存储系统新的测试和修复功能加速了10倍的嵌入式存储器修复时间

针对7-nm FinFET工艺的增强型BIST和修复算法增加了内存IP测试覆盖率并加速了上电初始化。

2017年10月31日，加利福尼亚州山景城 - Synopsys公司（纳斯达克股票代码：SNPS）今天宣布其DesignWare®STAR MemorySystem®解 决方案的嵌入式存储器测试和修复功能的新套件，为高性能汽车，移动和云计算片上系统（SoC）等应用提高测试覆盖率并提供更快的上电初始化。有了这些新功 能，设计人员可以通过消除额外的周期和仅测试有故障的内存来实现减少10倍的修复时间。 STAR存储系统包括增强的硬件和测试算法，以检测和纠正先进工艺技术中普遍存在的各种动态故障，包括7-nm FinFET，在生产测试和现场应用中。此外，其纠错码（ECC）编译器通过计算存储器故障时间（FIT）率来减轻软错误的影响，使设计人员能够提高其系 统的可靠性。

HiSilicon的DFT工程师Spark Zhang表示：“转向新的工艺节点，特别是在小型几何体系中，是一个巨大的挑战。 “使用DesignWare STAR存储器系统帮助我们满足功耗，性能，面积和测试目标，为我们的7-nm FinFET SoC带来了首次硅片成功。”

Synopsys公司知识产权营销副总裁John Koeter表示：“随着当今应用所需的SRAM存储器数量不断增加，集成高效的测试和修复解决方案可加速时序收敛，并提高系统的可靠性和性能。 “DesignWare STAR Memory System的新功能显着缩短了修复时间，提高了SoC的可靠性。”

可用性和资源

STAR Memory System 现已上市。

• 网站：DesignWare STAR Memory System
• 客户成功案例：海思半导体使用DesignWare Foundation IP实现7-nm FinFET SoC的首次硅片流片成功

关于DesignWare IP

Synopsys是SoC设计高质量，经过硅验证的IP解决方案的领先供应商。广泛的DesignWare®IP产品组合包括逻辑库，嵌入式存储 器，嵌入式测试，模拟IP，有线和无线接口IP，安全IP，嵌入式处理器和子系统。为了加速原型设计，软件开发以及将IP集成到SoC 中，Synopsys的IP加速计划提供IP原型开发套件，IP软件开发套件和IP子系统。 Synopsys在IP质量，全面的技术支持和强大的IP开发方法上的广泛投资使设计人员能够降低集成风险并加快产品上市时间。有关DesignWare IP的更多信息，请访问www.synopsys.com/designware。

关于Synopsys

Synopsys公司（纳斯达克股票代码：SNPS）是Silicon to Software™的合作伙伴，帮助创新公司开发我们每天所依赖的电子产品和软件应用程序。作为全球第十五大软件公司，Synopsys在电子设计自动化 （EDA）和半导体IP领域处于全球领先地位，并且在软件安全和质量解决方案方面也处于领先地位。无论您是创建先进半导体的片上系统（SoC）设计人员， 还是撰写需要最高安全性和质量的应用程序的软件开发人员，Synopsys都能提供创新，高质量，安全产品所需的解决方案。了解更多信息，请访问www.synopsys.com。