14-bit, 4.32 Gs/ps, 1.7GHz BW, 时间交错流水线 ADC IP 内核

2022年8月31日，全球独立的半导体IP核供应商和技术专业公司T2M^IP很高兴地宣布，其合作伙伴14位宽带时间交错流水线ADC IP核的芯片设计通过28纳米FDSOI工艺的生产验证，支持4.32Gsps的采样速度。该IP核的交付件包括全套的源代码，授权客户可获得完全的修改权，以及无限次的使用权。

该ADC可以显著提升汽车电子相关技术的性能，例如汽车传感器和其他相关组件如果配置高采样率的ADC，可降低数据向处理器传输的延迟，实现实时的处理。特别是采样速率直接影响到激光雷达的系统性能，这也关系到ADAS（高级驾驶辅助系统）的工作是否具有安全性和可靠性的最大保障。

这个14位京都的ADC IP核其采样速率为4.32Gsps，采用 Pipeline ADC架构，已在主要芯片厂的主要工艺节点实现量产，支持60dB的信噪比（SNR），输入频率从54MHz到1.7GHz，涵盖了从汽车、微控制器到高速机顶盒、Wi-Fi、雷达和5G应用等广泛的应用。

ADC IP核包括两个用于模拟部分的内部电源稳压器（LDO）。

• 一个1.1v的LDO，带有一个外部去耦电容，达到一个高功率抑制率。
• 一个1.5v的LDO，有一个内部电容用于输入缓冲和偏置。

数字部分由外部1.0v供电。

Pipeline ADC IP核是一个混合信号系统，它由采样和保持放大器（SHA）、乘法数模转换器（MDAC）、带隙电压基准、比较器、开关电容电路和偏置电路组成。它将系统级和电路级之间的所有规格联系在一起。有了这个设计流程，给定整体ADC IP核的规格，如分辨率、采样率、电压供应和输入信号范围，所有的微架构电路指标都能实现。

Pipeline ADC IP核由几个连续的阶段组成。差分结构的第一级评估最重要的位（MSB）值，然后对信号进行调节，并将其传递给下一级进行MSB-1转换。每个阶段与其他阶段同时执行其操作。

T2M广泛的无线IP核还包括22nm ULL的蓝牙双模式v5.2射频收发器IP核、40/55nm的BLE v5.2 / 15.4 (0.5mm2)射频收发器IP核、40ULP的NB-IoT/Cat M UE射频收发器IP核、Sub6 GHz射频收发器IP核，都可以根据客户要求移植到其他节点和代工厂。

可用性：这些半导体IP核可以立即进行客户授权，既可以单独授权，也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息，请发送邮件至contact@t-2-m.com，进行了解。

关于T2M：T2M^IP是全球独立的半导体专业授权技术公司，提供复杂的半导体IP核、软件、KGD和颠覆性技术，帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。欲了解更多信息，请访问：www.t-2-m.com