GUC UCIe 64G IP在台积电N3P上完成流片

台湾新竹 — 2026 年 02 月 26 日 — 先进特殊应用集成电路 (ASIC) 领导厂商创意电子 (GUC) 今日宣布成功推出业界领先 Universal Chiplet Interconnect Express (UCIe) 物理层芯片，实现 UCIe 规格定义中每信道 64 Gbps的最高速度。创意电子的UCIe 64G IP 支持 UCIe 3.0，能提供每1毫米晶粒边缘 21 Tbps (10.5 Tbps/mm 全双工) 的惊人带宽密度。创意电子基于台积电的先进 N3P技术和 CoWoS^® 先进封装技术来达成此一里程碑，旨在锁定 AI、高效能运算 (HPC)、资料中心和网络等应用领域。

为了方便整合，GUC 利用 UCIe 串流通讯协议，开发了适用于 AXI、CXS 和 CHI 总线的网桥。这些网桥经过优化，具备高流量密度、低延迟和低功率的特色，搭配高效率的端对端流量控制，促进从单芯片 NoC 架构到小芯片系统的无缝转变。它们支持动态电压频率调节 (DVFS)，实现数字供应电压和总线频率的实时变化，同时确保数据流不会中断。

创意电子的 UCIe IP 也具备有多项高可靠性功能特征，包括 UCIe Preventive Monitoring (预防性监控) 功能，以及由 proteanTecs 提供的集成I/O 信号质量监控功能。这项技术可在无需重新训练或中断操作的情况下，对数据传输期间的信号完整性进行不间断的任务模式监控，不仅可独立监控每个信号信道，还能实时侦测功耗和信号完整性异常。如此即可及早辨识凸块和传输线缺陷，藉此触发修复算法，以透过备用I/O 取代接近临界点的 I/O，从而防止系统故障。此一主动积极的方式可大幅延长芯片的使用寿命，并强化系统可靠性。

创意电子技术长 Igor Elkanovich 表示：「我们致力推出效能最高、功耗最低的 2.5D/3D小芯片及HBM接口IP。2.5D与3D封装技术现在都趋向使用 HBM3E/4/4E、UCIe 和 UCIe-3D 接口，有助于开发出超越光罩尺寸限制的高度模块化处理器，进而为新一代的高效能运算铺路。我们与台积电及其开放创新平台（OIP）生态系统的紧密合作，使我们的客户能够在当今人工智慧驱动的竞争市场中加快产品上市速度。」

Explore UCIe IP:

• TSMC CLN5FF GUCIe LP Die-to-Die PHY