Arteris推出全新Magillem Packaging解决方案应对IP模块与芯粒的硅设计复用挑战

中国-上海，2025 年 6 月 23 日 – 致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司（纳斯达克股票代码：AIP）今天宣布推出 Magillem Packaging，这款全新软件产品旨在简化和加速从 AI数据中心到边缘设备等各种先进芯片的构建流程。

随着芯片设计中组件数量激增、性能要求日益严苛且开发周期不断压缩，Magillem Packaging解决方案通过自动化设计流程中最耗时的环节——现有技术的组装与复用，助力工程团队更快速高效地开展工作。

“硅IP模块数量激增、AI算力持续扩展、子系统IP规模扩大以及芯粒技术迅猛发展，这些因素共同推动半导体设计面临前所未有的集成挑战，”Arteris总裁兼首席执行官K. Charles Janac表示，”Magillem Packaging解决方案能有效简化这种复杂性，通过自动化IP就绪与组装流程来提升生产效率，帮助我们的合作伙伴和客户更快交付先进技术。”

Magillem Packaging解决方案支持IP团队快速可靠地封装并准备数百甚至数千个组件，这些组件可集成至单个芯粒或芯片设计中，包括全新、现有或第三方IP模块。该产品基于最新版IEEE 1865（IP-XACT）标准，可与行业工具及硅IP无缝协作，在帮助企业应对日益增长的设计需求的同时，减少代价高昂的错误和延误。

Arteris Magillem Packaging 解决方案的核心功能：

Arteris的解决方案通过提供关键的片上网络（NoC）IP技术——实现标准化晶粒间通信，并自动化关键SoC设计流程——显著缩短了芯粒和SoC的设计周期，同时优化了功耗、性能与面积瓶颈。

该扩展解决方案专为互操作性打造，支持通用芯粒互连标准（UCIe）、多种Arm AMBA协议、PCIe，并能与主流物理IP集成，从而确保基于行业标准的强健生态系统兼容性。通过与主要EDA厂商及全球晶圆厂的深度集成，为芯片创新者和电子产品系统厂商提供开箱即用的解决方案。

Arteris Multi-Die 解决方案的核心能力：

• IP复用 – 基于经过验证的方法学，以可复用格式对IP、子系统和芯粒进行完整封装，涵盖配置、实现与验证环节，支持增量式及完整封装流程。

• 构建即合规 – 无需预先掌握IP-XACT专业知识即可自动生成符合IEEE 1685-2022标准的封装，通过内置Magillem检查套件确保标准合规性与数据一致性。
• 可扩展自动化 – 为新旧IP模块提供全自动封装生成能力，兼容IEEE 1685标准的2009和2014历史版本，配备直观图形编辑器实现IP模块描述的快速查看与编辑。

这款新软件基于Arteris经过验证的设计自动化方法打造，是对其已被全球众多顶尖半导体公司采用的产品套件的有力补充。

“Andes Technology凭借全面的RISC-V处理器IP系列和定制化工具获得业界认可，这些解决方案帮助客户轻松实现SoC设计的差异化，最新的IP-XACT 2022标准支持结构化自动化，优化IP封装与集成。Magillem Packaging与Andes简化工作流程的承诺相辅相成，助力更快速、更可靠的SoC开发。” Andes Technology Corporation业务开发与营销总监Marc Evans

“MIPS Atlas系列专为自主系统、工业及嵌入式AI应用中的高效计算而设计，这些领域对快速集成和设计复用至关重要，Arteris Magillem Packaging通过自动化生成符合IP-XACT 2022标准的封装，并支持行业标准，契合客户加速SoC开发的需求。我们携手助力客户简化IP集成、降低设计复杂度，并更快地将创新芯片推向市场。” MIPS IP业务部副总裁兼总经理 Drew Barbier

了解更多信息，请访问 arteris.com/Magillem。

关于 Arteris

Arteris 是领先的系统 IP 提供商，致力于加速当今电子系统中的系统级芯片（SoC）开发。Arteris 的片上网络（NoC）互连 IP 和 SoC 集成自动化技术可实现更高的产品性能、更低的功耗和更快的上市时间，从而提供更好的 SoC 经济性，使其客户可以专注于构想未来。了解更多信息，请访问 arteris.cn.