新思科技 Fusion技术助力三星7LPP EUV工艺降低功耗、缩小面积并提高性能

新思科技Design Platform使用64位Arm Cortex-A53处理器认证

MOUNTAIN VIEW, Calif., June 13, 2018 -- 全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者新思科技（Synopsys, Inc.，纳斯达克股票市场代码： SNPS ）宣布，新思科技Design Platform Fusion 技术已通过三星认证，可应用于其7纳米（nm）低功耗+（LPP-Low Power Plus）工艺的极紫外（EUV）光刻技术。新思科技Design Platform为基于EUV单次曝光布线和连排打孔提供完备的全流程7LPP支持，以确保最大程度地实现设计的可布线性和利用率，同时最大限度地降低电 压降（IR-drop）。新思科技的SiliconSmart^® 库表征工具对于研发在该认证工艺上建立参考流程所使用的基础IP 非常关键。三星已经认证了新思科技 Design Platform工具和参考流程，该流程与Lynx Design System兼容，配备用于自动化和设计最佳实践的脚本。该参考流程可通过Samsung Advanced Foundry Ecosystem (SAFE™) 计划获得。

三星电子代工市场营销团队副总裁 Ryan Sanghyun Lee表示：“通过与新思科技的深入合作，我们7LPP工艺的认证和参考流程将为我们共同的客户在设计上实现最低功耗、最佳性能和最优面积。使用经过验证 并集成了Fusion 技术的新思科技 Design Platform，我们的代工客户可以放心地使用我们最先进的EUV工艺量产他们的设计。”

新思科技设计事业部营销与商务开发副总裁Michael Jackson表示：“我们与三星的工具和参考流程合作重点在于使设计人员能够使用三星最新的EUV 7LPP工艺在最高可信度下获得最佳的结果质量。采用集成了Fusion技术的新思科技Design Platform，可扩展7LPP参考流程将使设计人员能够轻松实现他们期望的设计和时间目标。”

基于ARMv8架构的64位Arm Cortex-A53处理器被用于结果质量（QoR）优化和流程认证。新思科技Design Platform 7LPP参考流程的关键工具和功能包括：

• IC Compiler II布局和布线：基于EUV单次曝光的布线具备优化的7LPP设计规则支持，以及连排打孔以确保最大的设计可布线性和利用率，同时最大限度地减少电压降。
• Design Compiler Graphical RTL综合：与布局布线结果的相关性，拥塞减少，优化的7LPP设计规则支持以及向IC Compiler II提供物理指导 。
• IC Validator物理signoff：高性能DRC signoff，LVS感知型短路查找器、signoff填充、模式匹配和独特的采用Explorer技术的脏数据分析，以及带有DRC自动修复的设计内 验证和在IC Compiler II中的准确感知时序的金属填充。
• PrimeTime时序signoff：近阈值超低电压变化建模，过孔变化建模和感知布局规则的工程变更指令（ECO）指导。
• StarRC™寄生参数提取：EUV基于单次曝光模式的布线支持，以及新的提取技术，如基于覆盖的过孔电阻。
• RedHawk™Analysis Fusion：ANSYS^® RedHawk™驱动的在IC Compiler II中的EM/IR分析和优化，包括过孔插入和电网增幅。
• DFTMAX™和TetraMAX^® II测试：基于FinFET、单元感知和基于时序裕量的转换测试以获得更高的测试质量。
• Formality^®形式验证：基于UPF、带状态转换验证的等价性检查。

目前可通过SAFE^™计划获得与新思科技Lynx Design System兼容经认证的可扩展参考流程。Lynx Design System是一个全芯片设计环境，包含创新的自动化和报告功能，可帮助设计人员实施和监控其设计。它包括一个生产化RTL-to-GDSII流程，可简 化和自动化许多关键的设计实现和验证任务，使工程师能够专注于实现性能和设计目标。SAFE^™计划提供由三星认证支持并经广泛测试的工艺设计套件（PDK）和参考流程（与设计方法）。

关于Fusion技术

新思科技的突破性Fusion 技术融合了同类最佳的优化和行业认可的 signoff工具，改变了RTL-to-GDSII的设计流程，使设计人员能够利用行业最佳的全流程结果质量（QoR）和最快的结果时间（TTR）方案 加速下一代设计的交付。它重新定义了综合、布局布线和signoff方面传统EDA工具的边界，让业界首屈一指的诸多数字化设计工具能够共享引擎，并使用 独特的单一数据模型进行逻辑和物理表示。Fusion 技术让整个新思科技 Design Platform采用一套DNA骨架，包括IC Compiler II布局布线、Design Compiler Graphical综合、PrimeTime signoff、StarRC提取、IC Validator物理验证、DFTMAX测试、TetraMAX II自动测试向量生成（ATPG）、SpyGlass^® DFT ADV RTL可测试性分析，以及Formality等价性验证。它提供了Design Fusion、 ECO Fusion,、Signoff Fusion和Test Fusion，用最少的迭代以及无法超越的设计频率、功耗和面积实现最可预测的RTL-to-GDSII流程。

关于新思^®

新思科技（Synopsys, Inc.，纳斯达克股票市场代码： SNPS）致力于创新改变世界，在芯片（Silicon）到软件（Software）的众多领域，新思科技始终引领和参与全球各个科技公司的紧密合作，共 同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商，全球排名第一的芯片接口IP供应商，同时也是信息安全和 软件质量的全球领导者，并荣选美国标准普尔500指数成分股龙头企业。新思科技总部位于美国硅谷，成立于1986年，目前拥有12200多名员工，分布在 全球100多个分支机构。2017年财年营业额逾27亿美元，拥有2600多项已批准专利。作为半导体、人工智能、汽车电子及软件安全等产业的核心技术提 供商与驱动者，新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用：智能汽车、物联网、人工智能、云计算和信息安全。