Graphcore将多种Mentor技术用于其庞大的第二代AI平台
2020-11-16 -- Graphcore已使用西门子Mentor的一系列技术,成功设计和验证了基于Graphcore Colossus™GC200智能处理单元(IPU)处理器的最新M2000平台。
Graphcore的第二代IPU在单个823smm裸片上集成了594亿个晶体管,并采用台积电的7nm工艺制造,是迄今为止制造的最复杂的处理器之一。为了解决这一设计挑战,Graphcore利用多种Mentor解决方案来处理一系列关键任务,包括电路验证,PCB设计,协议验证,热分析,测试设计(DFT)和启动最新状态。先进的AI处理器。
Graphcore硅芯片副总裁Phil Horsfield说:“ Mentor极为全面的世界一流IC和PCB设计自动化工具产品组合,提供了我们进行如此大规模设计所需的容量,创新,IP和可信赖的流程。” “ Mentor解决方案的性能和能力使我们能够优化整个电子系统,并专注于差异化的IP,这有助于我们交付真正独特且引人注目的最终产品。”
为了交付第二代IPU,Graphcore使用了Mentor工具,其中包括:
行业领先的Calibre®平台,包括行业领先的物理验证解决方案Calibre nmDRC和行业领先的电路验证解决方案Calibre nmLVS,都帮助Graphcore支持其第二代设备的设计意图。 Graphcore还使用具有SmartFill功能的Calibre YieldEnhancer来控制设计平面度,并帮助减少多次设计迭代中的周转时间。
用于PCI Express 4.0的Questa™验证IP解决方案,用于验证Graphcore IPU的PCIe Gen4,以太网和AMBA互连I / O总线。 Questa技术为高速互连提供了全面的验证解决方案,其中包括模型,覆盖范围,检查程序,序列和测试计划。
Tessent™软件DFT平台帮助Graphcore解决了与生产Colossus GC200 IPU大小和复杂性的设备有关的各种DFT挑战。使用Tessent SiliconInsight™软件进行台式测试,Graphcore大大提前了验证了所有板载逻辑BIST,ATPG和存储器BIST元素。
为了围绕Colossus处理器开发M2000平台,Graphcore正在利用Mentor解决方案来应对如此密集的设计所带来的重要电源和热管理挑战,从而使它们能够优化性能并大大缩短设计周期。 Graphcore使用Mentor的Xpedition™软件并发团队设计平台设计了PCB,并使用Mentor的HyperLynx™软件DRC,Valor™软件NPI和Simcenter™Flotherm™软件验证了该系统在PCB设计过程中的性能和可制造性。
Mentor欧洲副总裁Adrian Buckley表示:“对日益复杂的AI芯片的需求正在推动业界顶级的EDA软件提供商提高其产品在整个设计流程中的容量和可扩展性。 “像Graphcore这样的客户正在转向Mentor的高级工具来帮助将其产品推向市场。 Mentor很高兴在Graphcore的ColossusGC200 IPU的开发中发挥了如此重要的作用,这是迄今为止开发的最大,最先进的AI平台之一。”
Related Semiconductor IP
- AES GCM IP Core
- High Speed Ethernet Quad 10G to 100G PCS
- High Speed Ethernet Gen-2 Quad 100G PCS IP
- High Speed Ethernet 4/2/1-Lane 100G PCS
- High Speed Ethernet 2/4/8-Lane 200G/400G PCS
Related News
- Graphcore利用Mentor DFT解决方案缩短创新AI加速芯片的上市时间
- 采用灵活videantis 处理器平台的KI-FLEX 人工智能芯片成功流片
- Axelera AI 推出Metis AI 平台
- SEMIFIVE 宣布与韩国主流 AI 芯片制造商初创公司Rebellions展开合作,实现5nm HPC SoC 平台商业化