Cadence 宣布与 SK 海力士速度最高的 9600Mbps LPDDR5T 移动 DRAM 可实现互操作性
宿´ç髿§è½å卿§å¶å¨å PHY è§£å³æ¹æ¡ç»è¿éªè¯ï¼å¯æ¯ææªæ¥çæ°ä¸ä»£åå¨å¨
ä¸å½ä¸æµ·ï¼2023å¹´4æ21楗—楷ç»çµåï¼ç¾å½ Cadence å ¬å¸ï¼NASDAQï¼CDNSï¼è¿æ¥å®£å¸ï¼å ¶ç»è¿ç¡ éªè¯ç Cadence® LPDDR5X åå¨å¨æ¥å£ IP ä¸ SK æµ·å士ç LPDDR5T (Turbo) ç§»å¨ DRAM å¯ä»¥å¨è¶ è¿ LPDDR5X æ åçé度ä¸å®ç°äº¤äºãè¿æ¯ä¸æ¬¡å ·æéç¨ç¢æä¹çäºä»¶ï¼å¨æ¤ä¹åï¼Cadence æ¨åºäºé¦ä¸ª LPDDR5X åå¨å¨æ¥å£ IP 设计ï¼å¯å¨ 8533Mbps çé度ä¸è¿è¡ï¼è SK æµ·å士乿¨åºäºé¦ä¸ª LPDDR5T ç§»å¨ DRAM ææ¯ï¼å¯å¨ 9600Mbps çé度ä¸è¿è¡ã
Cadence LPDDR5X IP ç°å·²æ¯æå®¢æ·ä½¿ç¨ï¼è¯¥ IP éç¨å ¨æ°é«æ§è½ã坿©å±çèªéåºæ¶æï¼å¹¶ä¾æäº Cadence ä¹ ç»éªè¯ä¸å¤§è·æåç LPDDR5 å GDDR6 产åçº¿ãæ¤æ¬¾å®æ´ç髿§è½å卿§å¶å¨å PHY è§£å³æ¹æ¡ç»è¿éªè¯ï¼å¯æ¯ææªæ¥çæ°ä¸ä»£åå¨å¨ãå¾çäº Cadence é¢å çè®¾è®¡ææ¯åçµæ´»æ§ï¼å®¢æ·å¯ä»¥åç³»ç»å¼å ¥æ°çåå¨å¨è®¾è®¡ï¼å¨å®ç°äºæä½æ§çåæ¶æ¥æåºè²çç³»ç»è£åº¦ã
“SK æµ·å士ç LPDDR5 Turbo ç§»å¨ DRAM å¼åäºæ°çå¯è½ï¼ä¸ä» å¯ç¨äºæºè½ææºï¼è¿å¯é¢å人工æºè½ãæºå¨å¦ä¹ åå¢å¼ºç°å®/èæç°å®åºç¨ï¼”SK æµ·å士 DRAM 产åè§å坿»è£ Sungsoo Ryu 说éï¼“è¯æè¯¥äº§åè½ä¸ Cadence çåå¨å¨æ¥å£ IP å®ç°äº¤äºï¼æå³çæä»¬è¿åºäºå ³é®ç䏿¥ï¼å¯ä»¥ä¸ºéå® 9600Mbps è¿è¡é度çå®¢æ·æä¾æ¯æã”
“Cadence LPDDR5X 设计 IP å®ç°äºæé«æ§è½çä¿¡å·å¢å¼ºè®¾è®¡ææ¯ï¼”Cadence å ¬å¸å¯æ»è£å ¼ IP äºä¸é¨æ»ç»ç Sanjive Agarwala è¡¨ç¤ºï¼“ç»æè¯æï¼å¨ä¸ SK æµ·å士ç 9600Mbps ç§»å¨ DRAM è¿è¡äº¤äºæ¶ï¼æä»¬å¯ä»¥å¨è·å¾æå¤§å¼ å¼ç¨åº¦æ°æ®ç¼å¾çåæ¶é¢çè¶³éçç³»ç»è£åº¦ã”
LPDDR5X IP æ¯æ Cadence çæºè½ç³»ç»è®¾è®¡ (Intelligent System Design™) æç¥ï¼æ¨å¨ä»¥é«æ§è½ãç»è¿è®¾è®¡ä¼åãåç±»æä½³çææ¯å®ç° SoC åè¶è®¾è®¡ãäºè§£æå ³ LPDDR5X IP çæ´å¤ä¿¡æ¯ï¼è¯·è®¿é® www.cadence.com/go/lpddr5xã
å ³äº Cadence
Cadence æ¯çµåç³»ç»è®¾è®¡é¢åçå ³é®é¢å¯¼è ï¼æ¥æè¶ è¿ 30 å¹´ç计ç®è½¯ä»¶ä¸ä¸ç§¯ç´¯ãåºäºå ¬å¸çæºè½ç³»ç»è®¾è®¡æç¥ï¼Cadence è´åäºæä¾è½¯ä»¶ã硬件å IP 产åï¼å©åçµå设计æ¦å¿µæä¸ºç°å®ãCadence ç客æ·éå¸å ¨çï¼ç为æå ·åæ°è½åçä¼ä¸ï¼ä»ä»¬åè¶ å¤§è§æ¨¡è®¡ç®ã5G éè®¯ãæ±½è½¦ãç§»å¨è®¾å¤ãèªç©ºãæ¶è´¹çµåãå·¥ä¸åå»ççæå ·æ´»åçåºç¨å¸åºäº¤ä»ä»è¯çãçµè·¯æ¿å°å®æ´ç³»ç»çåè¶çµå产åãCadence å·²è¿ç»ä¹å¹´ååç¾å½è´¢å¯æå¿è¯éç 100 å®¶æéåå·¥ä½çå ¬å¸ãå¦éäºè§£æ´å¤ä¿¡æ¯ï¼è¯·è®¿é®å ¬å¸ç½ç« cadence.comã
Related Semiconductor IP
- LPDDR5X Synthesizable Transactor
- LPDDR5X Memory Model
- LPDDR5X Assertion IP
- LPDDR5X Controller IIP
- LPDDR5X PHY
Related News
- Cadence 推出完整 DRAM 验证方案,面向汽车、数据中心和移动应用
- SST和SK海力士系统ic合作扩大嵌入式SuperFlash技术的可用性
- Cadence 携手合作 Arm,支持下一代Arm移动设计的成功。
- Cadence 携手TSMC合作加速基于N3和N4工艺的移动、人工智能和超大规模计算应用开发